La puce sub-1nm d'IBM intègre 100 milliards de transistors — peut-elle prolonger la loi de Moore ?

IBM vient de réaliser quelque chose que l'industrie des semi-conducteurs pensait être encore à des années de distance : démontrer une technologie de puce fonctionnelle qui franchit la barrière du 1 nanomètre. La puce sub-1nm d'IBM, fonctionnant sur un nœud de 0,7 nanomètre, n'est pas simplement une version réduite de ce qui existait auparavant. Elle représente une manière fondamentalement différente de construire des transistors — et elle pourrait transformer ce qui est possible en matière de calcul IA, de centres de données économes en énergie et d'électronique grand public pour la prochaine décennie.

Points clés

• IBM a dévoilé la première technologie de puce sub-1 nanomètre au monde, fonctionnant sur un nœud de 0,7 nm grâce à une nouvelle architecture nanostack.
• La puce intègre près de 100 milliards de transistors sur une surface de la taille d'un ongle en les empilant verticalement en couches 3D.
• Par rapport au prédécesseur 2 nm d'IBM, le nouveau design offre jusqu'à 50 % de performances supplémentaires ou jusqu'à 70 % d'efficacité énergétique accrue.
• La mémoire SRAM on-chip a démontré une mise à l'échelle de 40 %, une métrique clé pour la prise en charge des charges de travail IA.
• Il s'agit d'une étape de recherche, et non d'un produit commercial — IBM estime que la production pourrait arriver dans cinq ans si l'approche est compétitivement extensible.

IBM annonce la première puce sub-1 nanomètre au monde

L'annonce a été faite le 25 juin 2026 et a immédiatement soulevé la question que l'industrie des puces débat discrètement depuis des années : la loi de Moore a-t-elle réellement atteint ses limites, ou quelqu'un vient-il de trouver une voie de contournement ?

La réponse d'IBM, du moins pour l'instant, est une voie de contournement — et une voie spectaculaire. Le nœud de 0,7 nm n'est pas une étape progressive. Il franchit un Seuil que de nombreux ingénieurs considéraient comme la limite pratique de la miniaturisation des transistors en silicium. Pour y parvenir, IBM n'a pas simplement réduit la taille des transistors au sens traditionnel. Il a entièrement reconstruit l'architecture à partir de zéro.

Technologie révolutionnaire du nœud 0,7 nm

La norme industrielle actuelle se situe autour de 2 nanomètres — déjà incroyablement petit, environ la largeur de quelques atomes. La nouvelle technologie d'IBM s'établit à 0,7 nm, en faisant la première technologie de puce connue au monde en dessous de la barre du 1 nanomètre. Pour mettre cela en perspective : un nanomètre est un milliardième de mètre, et les transistors à cette échelle fonctionnent à la limite de ce que la physique classique permet aisément.

Jay Gambetta, Directeur de la Recherche IBM et IBM Fellow, l'a qualifié de « moment historique dans l'informatique, poussant la technologie au-delà de l'ère du nanomètre jusqu'à l'échelle des atomes. » Ses mots ont du poids — IBM a un long historique de premières dans les semi-conducteurs, et la communauté scientifique prend ces annonces au sérieux même lorsque les délais commerciaux restent incertains.

Architecture nanostack et empilement 3D de transistors

Le secret derrière cette percée est ce qu'IBM appelle l'architecture nanostack — le premier design de transistor à base de nanofeuilles tridimensionnel de l'industrie. Plutôt que de continuer à réduire les transistors sur un plan plat et bidimensionnel (l'approche qui a guidé les progrès des puces pendant des décennies), IBM les empile et les décale verticalement en couches 3D grâce à une technique appelée intégration séquentielle 3D.

Le professeur Alan Woodward, informaticien à l'Université de Surrey, a proposé une comparaison accessible : si les efforts existants en matière de puces 3D de concurrents comme Samsung et Intel sont l'équivalent d'immeubles de 30 à 50 étages, la proposition NanoStack d'IBM ressemble à un gratte-ciel de 100 étages. « Je pense qu'il est juste de dire que les propositions d'IBM sont les plus ambitieuses », a-t-il déclaré.

Cette ambition s'accompagne de vrais défis d'ingénierie. La chaleur est une préoccupation majeure — les transistors en génèrent lors de leur commutation, et dans des empilements verticaux denses, cette chaleur n'a nulle part où aller facilement. Il y a également des problèmes liés à la séparation des couches : si les couches isolantes entre les transistors sont trop minces, les transistors peuvent ne pas se désactiver correctement. La capacité d'IBM à gérer ces problèmes à grande échelle déterminera si cette technologie atteint réellement la production.

Avancées techniques et métriques de performance

Les chiffres clés sont frappants, quelle que soit la mesure.

Densité de transistors et taille de la puce

Le design nanostack intègre près de 100 milliards de transistors sur une puce de la taille environ d'un ongle humain. Cette densité est rendue possible en allant à la verticale — en empilant des couches qu'un design plat conventionnel ne pourrait tout simplement pas accueillir à cette échelle.

Gains de performance et d'efficacité énergétique

Par rapport au prédécesseur 2 nm d'IBM lui-même, la puce 0,7 nm offre jusqu'à 50 % de performances supplémentaires ou, alternativement, jusqu'à 70 % d'efficacité énergétique accrue pour des charges de travail équivalentes. La formulation « performance ou efficacité » est délibérée : les concepteurs de puces peuvent ajuster la même architecture sous-jacente pour la vitesse brute ou pour une consommation d'énergie plus faible selon ce que l'application exige.

Cette flexibilité est d'une importance capitale en ce moment. L'essor de l'IA générative a transformé la consommation électrique des centres de données en l'un des problèmes les plus urgents de l'industrie technologique. Les fermes de serveurs mettent à rude épreuve les réseaux électriques et nécessitent un refroidissement à l'échelle industrielle. Une puce qui délivre la même puissance de calcul avec 70 % d'énergie en moins n'est pas seulement une réussite technique — c'est une réponse potentielle à une crise d'infrastructure très coûteuse et bien réelle.

Mise à l'échelle de la SRAM pour les charges de travail IA

Au-delà de la puissance de traitement brute, IBM a validé l'approche nanostack avec des inverseurs CMOS fonctionnels et a démontré une mise à l'échelle de 40 % de la SRAM — la mémoire on-chip rapide qui alimente directement le processeur en données. Pour les charges de travail IA, où les modèles extraient constamment d'énormes quantités de données de la mémoire, une mémoire on-chip plus rapide et plus dense est aussi importante que le nombre de transistors lui-même. Une amélioration de 40 % de la mise à l'échelle de la SRAM à ce nœud est un signal significatif que l'architecture fonctionne pour les types de charges de travail qui importent le plus en ce moment.

Développement, perspectives de production et collaboration industrielle

Cette technologie est développée dans un important centre de recherche à Albany, New York, qui hébergera bientôt un outil de lithographie ASML High-NA EUV — la machine d'impression de puces la plus avancée actuellement disponible, capable de graver des circuits à la précision qu'exige ce nœud. La disponibilité et la préparation des équipements High-NA EUV constituent elles-mêmes un facteur dans la rapidité avec laquelle cette recherche peut évoluer vers la production.

Calendrier de production

IBM estime que la production pourrait être viable dans les cinq ans, à condition que l'approche nanostack s'avère extensible et qu'aucun concurrent n'atteigne cette étape en premier. Cette formulation conditionnelle est honnête — faire passer un prototype de recherche à une fabrication en grande série est un défi complètement différent de sa démonstration en laboratoire. L'histoire du développement des semi-conducteurs est riche en percées de recherche impressionnantes qui ont mis plus de temps que prévu à devenir des produits, ou ne l'ont jamais fait.

Partenaires collaborateurs

IBM ne poursuit pas cela seul. Lam Research, Tokyo Electron et SCREEN Semiconductor Solutions collaborent tous au développement des procédés nécessaires pour transformer le nanostack en une technologie manufacturable. Ce sont de grands noms dans les équipements de semi-conducteurs — leur implication signale que l'écosystème industriel prend cela au sérieux, et ne le traite pas comme une simple curiosité de recherche.

Ce qui rend cette collaboration significative, c'est ce qu'elle implique concernant la fabricabilité. Les partenariats avec des équipementiers à ce stade suggèrent qu'IBM pense déjà à l'ingénierie des procédés nécessaire pour la production, et pas seulement à la physique du dispositif lui-même. Impliquer des fabricants d'équipements de classe mondiale dès le début est exactement ce que fait une entreprise lorsqu'elle croit qu'une percée de recherche a une voie crédible vers la commercialisation.

Gambetta a encadré le changement architectural en termes généraux : « Avec notre nouvelle architecture nanostack, nous ne faisons pas que fabriquer des transistors plus petits, nous réinventons la façon dont les puces sont construites pour offrir une puissance et une efficacité énergétique nettement supérieures. » Si cette réinvention tient à l'échelle de production, elle pourrait prolonger la loi de Moore d'au moins une décennie supplémentaire au-delà de ce que la plupart des analystes avaient prévu — et remodeler l'économie du matériel IA dans le processus.

FAQ

Quelle est la signification de la puce 0,7 nanomètre d'IBM ?

Il s'agit de la première technologie de puce sub-1 nanomètre au monde, utilisant une nouvelle architecture nanostack 3D qui permet une densité de transistors considérablement plus élevée — près de 100 milliards sur une puce de la taille d'un ongle — et une efficacité énergétique améliorée par rapport aux générations précédentes.

En quoi l'architecture nanostack d'IBM diffère-t-elle des conceptions de puces traditionnelles ?

Au lieu de réduire les transistors sur une surface plate et bidimensionnelle, l'approche nanostack d'IBM les empile et les décale verticalement en couches 3D grâce à l'intégration séquentielle 3D. Cela augmente la densité des transistors sans s'appuyer uniquement sur la miniaturisation latérale, qui approche de ses limites physiques.

Quelles améliorations de performance la nouvelle puce d'IBM offre-t-elle par rapport aux puces 2 nm de génération précédente ?

La puce 0,7 nm offre jusqu'à 50 % de performances supplémentaires ou jusqu'à 70 % d'efficacité énergétique accrue par rapport au prédécesseur 2 nm d'IBM, selon la façon dont l'architecture est configurée pour une application donnée.

Quand la technologie de puce sub-1 nm d'IBM pourrait-elle être produite commercialement ?

IBM estime que la production pourrait intervenir dans les cinq ans, à condition que la technologie nanostack s'avère extensible pour une fabrication en grande série et reste compétitive face aux avancées d'autres entreprises de semi-conducteurs.

Article produit avec l'assistance de l'intelligence artificielle et revu par l'équipe éditoriale.